IC攻城狮求职宝典 02 2018年IC设计企业 笔试题 02 汇顶

IC集成电路

1.        下面关于PLL电路表述正确的是：
A.        PLL属于模拟电路，无法用全数字电路实现
B.        PLL相对于参考时钟，可以输出分频、倍频、分数频的时钟
C.        PLL输入的参考时钟jitter，在PLL输出是会变大，也有可能变小
D.        PLL的jitter值等于同步数字电路中clock uncertainty的设定值
解析：jitter在线路传输过程中也会被改变。

BC

IC集成电路

4.        以下关于验证的描述，正确的是
A．        验证平台使用checker检测DUT的行为，只有知道DUT的输入输出信号变化之后，才能根据这些信号变化来判定DUT的行为是否正确
B．        SystemVerilog区别于verilog的一个重要特征是其具有面向对象语言的特性：封装、继承和多态
C．        UVM是synopsys、cadence、mentor等EDA厂商联合发布的验证平台
D．        Verilog，SystemVerilog, SystemC, UVM 都是验证常用的硬件语言
解析：（1）checker是根据当前的输入值去判断输出值的正确性。（2）UVM由mentor发布。（3）UVM不是语言，而是一套验证系统。