考研论坛

 
查看: 923|回复: 1

[面试技巧] IC攻城狮求职宝典 02 2018年IC设计企业 笔试题 02 汇顶

[复制链接]

9

主题

27

帖子

92

积分

新手上路

Rank: 1

精华
0
威望
2
K币
90 元
注册时间
2018-11-8
发表于 2018-12-3 11:34 | 显示全部楼层 |阅读模式
1.        下面关于PLL电路表述正确的是:
A.        PLL属于模拟电路,无法用全数字电路实现
B.        PLL相对于参考时钟,可以输出分频、倍频、分数频的时钟
C.        PLL输入的参考时钟jitter,在PLL输出是会变大,也有可能变小
D.        PLL的jitter值等于同步数字电路中clock uncertainty的设定值
解析:jitter在线路传输过程中也会被改变。

BC
回复

使用道具 举报

9

主题

27

帖子

92

积分

新手上路

Rank: 1

精华
0
威望
2
K币
90 元
注册时间
2018-11-8
 楼主| 发表于 2018-12-3 12:11 | 显示全部楼层
4.        以下关于验证的描述,正确的是
A.        验证平台使用checker检测DUT的行为,只有知道DUT的输入输出信号变化之后,才能根据这些信号变化来判定DUT的行为是否正确
B.        SystemVerilog区别于verilog的一个重要特征是其具有面向对象语言的特性:封装、继承和多态
C.        UVM是synopsys、cadence、mentor等EDA厂商联合发布的验证平台
D.        Verilog,SystemVerilog, SystemC, UVM 都是验证常用的硬件语言
解析:(1)checker是根据当前的输入值去判断输出值的正确性。(2)UVM由mentor发布。(3)UVM不是语言,而是一套验证系统。
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册 人人连接登陆

本版积分规则   

关闭

您还剩5次免费下载资料的机会哦~

扫描二维码下载资料

使用手机端考研帮,进入扫一扫
在“我”中打开扫一扫,
扫描二维码下载资料

关于我们|商务合作|小黑屋|手机版|联系我们|服务条款|隐私保护|帮学堂| 网站地图|院校地图|漏洞提交|考研帮

GMT+8, 2024-3-29 09:45 , Processed in 0.030759 second(s), Total 8, Slave 8(Usage:6.5M, Links:[2]1,1_1) queries , Memcache On.

Powered by Discuz!

© 2001-2017 考研 Inc.

快速回复 返回顶部 返回列表
× 关闭